在最近的IEDM大会上，英特尔向全世界展示了其在新一代半导体技术上的突破。公司表示，已成功将CMOS硅晶体管与氮化镓(GaN)功率晶体管集成，这一创新技术将引领48V设备的发展进入一个全新的阶段。
这个具有集成驱动器的GaN器件是由Cambridge GaN Devices、EPC和Navitas以及欧洲重大研究项目英飞凌领导的开发团队共同研发的。这一技术的成功，标志着英特尔在48V及以下电压下GaN效率利用上的领先地位。
Components Research芯片中尺度工艺开发总监Paul Fisher表示：“英特尔是唯一一家专注于48V及以下电压下GaN效率利用的公司。”他同时指出，“去年，我们展示了具有业界最佳品质因数的GaN晶体管，增益比LDMOS或e-mode GaN HEMT等硅器件高出20倍。这对我们来说是一个真正的突破，我们正在通过在300mm硅片上使用Gan和CMOS的大规模3D单片工艺，更进一步地迈出这一步。”
英特尔首席工程师Han Wui补充道：“不仅如此，我们还为第一个集成CMOS驱动器提供了DR驱动器GaN，并在同一个芯片上单片集成了GaN电源开关。”他表示，英特尔于2004年推出首款DR MOS，并成为同时向PC和数据中心服务器供电的行业标准。驱动器和电源集成使用硅晶体管提供了具有低寄生效应的高密度解决方案。
Wui进一步指出：“我们的工作表明，可以将硅PMOS晶体管与GaN晶体管结合起来，并具有高品质因数，以跟上功率密度的增长步伐。”他强调，“GaN器件对于n沟道来说是一种很棒的器件，但作为一种补充技术，在使用空穴承载电流方面将面临p模式的挑战，因为它们的迁移率非常低，而这正是硅p沟道的用武之地。”他表示，“我们的DR GAN具有一个GaN N沟道和一个硅p沟道器件，具有高迁移率以及栅极氧化物和触点。”
此次英特尔的突破性研究为解决当前半导体行业的挑战提供了新的思路。将硅和氮化镓相结合的单片、三维GaN和硅晶体管堆叠技术不仅提供了一流的性能和效率，同时还将多种功能集成在单个芯片上。这将极大地提高电路设计的效率和性能，同时降低了封装体积，满足了当今对更高能效、更小外形尺寸的需求。
随着5G及更高技术的普及和发展，联网移动设备数量的指数级增长已是可以预见的未来。为了满足这些设备的供电需求，集成电路需要以更小的外形尺寸提供更高的能效。在这个背景下，英特尔的这项新技术无疑为整个行业的发展提供了新的动力。
总的来说，英特尔在IEDM大会上的这次突破性展示为我们揭示了一个全新的半导体时代。通过将CMOS硅晶体管与氮化镓(GaN)功率晶体管集成，英特尔成功地开辟了一条新的道路，为未来半导体行业的发展注入了新的活力。我们期待看到这项技术在未来的广泛应用和持续发展。
本文链接：//www.dmpip.com//www.dmpip.com/showinfo-27-46279-0.html英特尔展示CMOS与GaN集成新技术
声明：本网页内容旨在传播知识，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。邮件：2376512515@qq.com
下一篇： 韩荷联盟，三星与ASML签订MOU
Copyright © 2016-2023 天津谷骐科技有限公司 版权所有 sitemap.xml
违法及侵权请联系：2376512515@qq.com 津ICP备18001702号
津公网安备 12010102000574号
